特許
J-GLOBAL ID：200903060375147260
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平9-263555
公開番号（公開出願番号）：特開平11-103053
出願日： 1997年09月29日
公開日（公表日）： 1999年04月13日
要約：
【要約】【目的】 金属シリサイド中の金属元素がゲート酸化膜にまで拡散するのを軽減し、さらに、露光マージンを広げ、かつ、段差に起因する応力の発生を抑えて断線による抵抗増大を防ぐ。【解決手段】 半導体基板1の表面に於けるソース領域及びドレイン領域40に挟まれた駆動部分30に対応するゲート絶縁膜3上に形成されたゲート電極配線部20は、当該ゲート絶縁膜3上に、多結晶シリコン層4、金属拡散防止膜層6及びシリサイド層7がこの順に積層された構成し、且つ当該駆動部分30以外のフィールド酸化膜2上に形成されたゲート配線部50は、当該フィールド酸化膜2上に、多結晶シリコン層4及びシリサイド層7が積層された構成を有する半導体装置10。
請求項（抜粋）：
半導体基板の表面に於けるソース領域及びドレイン領域に挟まれた駆動部分に対応するゲート絶縁膜上に形成されたゲート電極配線部は、当該ゲート絶縁膜上に、多結晶シリコン層、金属拡散防止膜層及びシリサイド層が積層された構成を有するものであり、且つ当該駆動部分以外のフィールド酸化膜上に形成されたゲート配線部は、当該フィールド酸化膜上に、多結晶シリコン層及びシリサイド層が積層された構成を有するものである事を特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 29/78 301 G
, H01L 29/46 D
