特許
J-GLOBAL ID：200903060375150334
差動増幅回路
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-260211
公開番号（公開出願番号）：特開平5-102756
出願日： 1991年10月08日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】差動増幅トランジスタ対のしきい値電圧を制御して、信号入力範囲を最適にする。【構成】差動トランジスタ対190の基板電位を、アナログスイッチ制御信号C12で、ソース電位または第1の電源端子100の電位に切替える。この切替えによる基板効果で差動トランジスタ対190のしきい値電圧が増減する。入力電圧VI1の範囲は、差動トランジスタ対190のしきい値電圧に依存するため、しきい値電圧を増減することにより入力電圧範囲をシフトして最適化する。
請求項（抜粋）：
少なくとも、第1の電源端子および第2の電源端子と、第1の入力端子および第2の入力端子と、一端が前記第1の電源端子に接続された定電流源回路と、前記第2の電源端子,前記第1の出力端子および前記第2の出力端子に接続された負荷回路と、差動対接続された一対のMOS電界効果型トランジスタを有し前記負荷回路を負荷とし前記定電流源回路によってバイアスされる差動段とを含む差動増幅回路において前記差動段は、少なくとも、前記一対のMOS電界効果型トランジスタと、このMOS電界効果型トランジスタの基板電位をソース電位および前記第1の電源の電位のいずれか一方に切替えるスイッチ素子と、前記スイッチ素子の切替え方向を制御する制御手段とを有することを特徴とする差動増幅回路。
IPC (2件)：
前のページに戻る
