特許

J-GLOBAL ID：200903060413417269

外部記憶制御装置

発明者： 照井 嘉信
出願人/特許権者： 富士ゼロックス株式会社
代理人 (1件)： 小堀 益
公報種別：公開公報
出願番号（国際出願番号）：特願平6-111041
公開番号（公開出願番号）：特開平7-319633
出願日： 1994年05月25日
公開日（公表日）： 1995年12月08日
要約：

【要約】【目的】 プリフェッチに伴うオーバヘッドを少なくして高速化を図ることができる外部記憶制御装置を提供すること。【構成】 CPU6と内部バッファ・メモリ7とを有し外部記憶装置16に対してアクセスする外部記憶制御装置において、外部記憶装置16と内部バッファ・メモリ16との間の一連のデータ転送の一部或いは全部が完了したことを検出してこれをCPUに通知を発行する転送通知手段18を設ける。転送通知手段18は、たとえば、予め設定されたバッファ・メモリ・アドレスにリード・データがストアされたとき、或いは、予め設定されたバイト数のリード・データがバッファ・メモリ・アドレスにストアされるごとに外部記憶制御装置を制御しているCPU6に通知を発行する。

請求項（抜粋）：

CPUと内部バッファ・メモリとを有し外部記憶装置に対してアクセスする外部記憶制御装置において、前記外部記憶装置と前記内部バッファ・メモリとの間の一連のデータ転送の一部或いは全部が完了したことを検出してこれを前記CPUに通知を発行する転送通知手段を設けたことを特徴とする外部記憶制御装置。

IPC (3件)：

G06F 3/06 302 ,  G06F 3/06 301 ,  G06F 12/08