特許
J-GLOBAL ID：200903060422536777
多数決判定回路
発明者：
出願人/特許権者：
代理人 (1件)：
森田 寛 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-226319
公開番号（公開出願番号）：特開平6-077815
出願日： 1992年08月26日
公開日（公表日）： 1994年03月18日
要約：
【要約】【目的】 本発明は、多数決判定回路に関し、多数決を採るための組合せを削減して回路規模を小さくすることを目的とする。【構成】 多数決判定対象である複数のビットのうち所定の数以上のビットが所定のレベルであることを検出する多数決判定回路を、前記複数のビットを各々が1又は2以上のビットからなる複数のグループとしグループの各々についてその組合せを削減する組合せ削減回路10を設けてなる組合せ削減部1と、組合せ削減回路10の出力について多数決判定を行なう多数決組合せ部2とにより構成する。
請求項（抜粋）：
多数決判定対象である複数のビットのうち所定の数以上のビットが所定のレベルであることを検出することにより当該複数のビットについての多数決判定を行なう多数決判定回路において、前記複数のビットを各々が1又は2以上のビットからなる複数のグループとし、前記グループの各々についてその組合せを削減する組合せ削減回路(10)をもうけてなる組合せ削減部(1)と、前記組合せ削減部(1)の前記組合せ削減回路(10)の出力について多数決判定を行なう多数決組合せ部(2)とからなることを特徴とする多数決判定回路。
IPC (3件)：
H03K 19/23
, H04L 1/00
, H04L 7/00
