特許
J-GLOBAL ID:200903060447995733
薄膜トランジスタおよびその製造方法
発明者:
出願人/特許権者:
代理人 (3件):
山本 秀策
, 安村 高明
, 大塩 竹志
公報種別:公開公報
出願番号(国際出願番号):特願2003-286284
公開番号(公開出願番号):特開2005-057056
出願日: 2003年08月04日
公開日(公表日): 2005年03月03日
要約:
【課題】 ソース領域・ドレイン領域を構成する高濃度不純物添加シリコン膜とチャネル領域を構成する多結晶シリコン膜との界面特性を改善し、オフ電流の少ないトランジスタを得る。【解決手段】 ソース電極8sおよびドレイン電極8dにそれぞれ接する高濃度不純物添加シリコン膜6s,6dと、多結晶シリコン膜4との間に、無添加または低濃度(100ppm以下)不純物添加水素化非晶質シリコン層5s,5dを化学気相成長法により形成する。これによって、ソース領域およびドレイン領域を構成する高濃度不純物添加シリコン膜6s,6dとチャネル領域を構成する多結晶シリコン膜4との界面特性を改善し、オフ電流の少なくすることができる。【選択図】 図1
請求項(抜粋):
制御電極と多結晶シリコン膜とが絶縁膜を介して積層され、該制御電極の両側のうち一方側に一方駆動電極が設けられ、その他方側に他方駆動電極が設けられており、該一方駆動電極および他方駆動電極は該制御電極を介して互いに離間した状態で、該多結晶シリコン膜との間に水素化非晶質シリコン膜と不純物添加シリコン膜の積層構造がそれぞれ設けられているトランジスタ。
IPC (2件):
FI (3件):
H01L29/78 616A
, H01L29/78 616V
, H01L29/78 616U
Fターム (39件):
5F110AA06
, 5F110BB02
, 5F110CC01
, 5F110CC05
, 5F110CC07
, 5F110DD02
, 5F110DD13
, 5F110EE03
, 5F110EE04
, 5F110EE44
, 5F110FF02
, 5F110FF03
, 5F110FF29
, 5F110FF30
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110GG32
, 5F110GG44
, 5F110GG45
, 5F110GG57
, 5F110HK09
, 5F110HK15
, 5F110HK16
, 5F110HK21
, 5F110HK25
, 5F110HK27
, 5F110HK28
, 5F110HK35
, 5F110HL03
, 5F110HL04
, 5F110HL12
, 5F110HM15
, 5F110NN02
, 5F110NN23
, 5F110NN24
, 5F110NN33
, 5F110PP03
, 5F110QQ09
引用特許:
前のページに戻る