特許
J-GLOBAL ID:200903060514859661

半導体記憶装置、及びデータ処理装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願平3-246853
公開番号(公開出願番号):特開平5-062499
出願日: 1991年08月30日
公開日(公表日): 1993年03月12日
要約:
【要約】【目的】 本発明の目的は、バーンイン効率を向上し得る技術を提供することにある。【構成】 バーンインモード条件成立によりバーンインのための内部制御信号を生成するB/Iモード内部制御信号発生部4と、この内部制御信号発生部4により生成された内部制御信号に基づいて、寿命決定部に対してバーンインのための所定電圧を連続的に印加するためのスイッチ素子10〜13,21〜23,8,9とを設け、寿命決定部に対してバーンインのための所定電圧を連続的に印加することによって、メモリセルアレイMCAのバーンイン効率向上を図る。
請求項(抜粋):
バーンインモード条件成立によりバーンインのための内部制御信号を生成する制御信号生成手段と、この制御信号生成手段により生成された内部制御信号に基づいて、寿命決定部に対してバーンインのための所定電圧を連続的に印加するためのスイッチ素子とを含んで成る半導体記憶装置。
IPC (3件):
G11C 29/00 303 ,  G11C 11/401 ,  H01L 27/10 481

前のページに戻る