半導体装置の読み出し方法、および半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-013769
公開番号（公開出願番号）：特開2003-217289
出願日： 2002年01月23日
公開日（公表日）： 2003年07月31日
要約：

【要約】【課題】 2フェーズに分けて行う読み出し動作において、カップリングノイズの影響を抑制して読み出し不良を低減することができる半導体装置の読み出し方法、および半導体装置を提供する。【解決手段】フラッシュメモリであって、メモリマット内の任意のメモリセルからのデータの読み出し動作時に、ビット線BLを交互にフェーズ0とフェーズ1とし、最初にフェーズ0の読み出しにおいて、奇数番目のビット線BL1,BL3,BL5,・・・に接続されたメモリセルのデータを読み出し、次にフェーズ1の読み出しにおいて、偶数番目のビット線BL2,BL4,・・・に接続されたメモリセルのデータを読み出す際に、センスアンプSAのリセットシーケンスを導入し、フェーズ0の読み出し時にフェーズ1のセンスアンプSA内を基準電位(グランド電位)に固定する方法を採用する。

請求項（抜粋）：

複数のワード線と、複数のビット線と、それぞれ対応する1本のワード線および1本のビット線に接続される複数のメモリセルとを含むメモリアレイと、前記メモリアレイ内の任意のメモリセルから読み出したデータを検知・増幅する複数のセンスアンプとを有し、前記メモリセルからの読み出し動作を2フェーズに分けて行い、第1フェーズの読み出し時に第2フェーズのセンスアンプ内をリセットすることを特徴とする半導体装置の読み出し方法。

IPC (6件)：

G11C 16/02 , G11C 16/06 , H01L 21/8247 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (6件)：

G11C 17/00 613 , G11C 17/00 601 Q , H01L 27/10 434 , H01L 29/78 371 , G11C 17/00 634 C , G11C 17/00 634 B

Fターム (19件)：

5B025AD05 , 5B025AD11 , 5B025AE00 , 5F083EP02 , 5F083EP22 , 5F083EP32 , 5F083EP77 , 5F083ER22 , 5F083GA12 , 5F083LA03 , 5F083LA09 , 5F083LA13 , 5F083LA30 , 5F101BA01 , 5F101BB02 , 5F101BD02 , 5F101BD33 , 5F101BE02 , 5F101BF08

引用特許：

審査官引用 (2件)

特開平2-091884
特開昭61-184794

前のページに戻る