特許
J-GLOBAL ID:200903060534226380

記録ヘッド

発明者:
出願人/特許権者:
代理人 (4件): 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二
公報種別:公開公報
出願番号(国際出願番号):特願2002-205926
公開番号(公開出願番号):特開2004-042558
出願日: 2002年07月15日
公開日(公表日): 2004年02月12日
要約:
【課題】大電流をスイッチングする記録素子の制御回路と、CMOSもしくはTTL等の論理ゲート回路部が同じ基板に搭載されている記録ヘッドでは、上記以上のスイッチング・ノイズレベルが致命的な誤動作を引き起こす虞がある。【解決手段】ヘッド基板上に複数の記録素子1と、複数の記録素子1を複数ブロックに分割し、各ブロックの記録素子に共通して電力を供給するための共通電力配線3a,4aと、記録データ及び制御信号を入力し、その制御信号或いは記録データを保持する論理回路6,7,8と、論理回路へ電力を供給する論理電力を入力する論理電力入力端子6a,7aとを配置した記録ヘッドであって、共通電力配線3a,4aと、論理電力入力端子6a,7a及び論理回路6,7,8との間隔を所定幅以上空けることにより、記録時における共通電力配線3a,4aを流れる瞬間的な電流による影響を抑えるようにしている。【選択図】 図1
請求項(抜粋):
複数の記録要素に対し接続された共通電極と、前記共通電極に対応する記録電流接地電極と、画像データに対応させ前記記録要素に選択的に通電する機能素子とを具備する記録ヘッドであって、 前記共通電極と前記記録電流接地電極に接続される配線とその端子に対し通電される瞬間的な記録電流集中が規定値以下となるように、それぞれの配線及び端子を電気的に相互に絶縁分離させたことを特徴とする記録ヘッド。
IPC (1件):
B41J2/05
FI (1件):
B41J3/04 103B
Fターム (9件):
2C057AF82 ,  2C057AF83 ,  2C057AF99 ,  2C057AG14 ,  2C057AG83 ,  2C057AG92 ,  2C057AR05 ,  2C057BA04 ,  2C057BA13

前のページに戻る