特許
J-GLOBAL ID：200903060545025165
半導体実装構造
発明者：
,
出願人/特許権者：
代理人 (1件)：
山川 雅男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-120985
公開番号（公開出願番号）：特開平7-326710
出願日： 1994年06月02日
公開日（公表日）： 1995年12月12日
要約：
【要約】【目的】半導体実装構造に係り、特にプリント基板にチップ単位で直接実装されるベアチップの実装構造に関し、ベアチップ実装を行うに際し、その実装密度を高めるようにすることを目的とするものである。【構成】プリント基板1にバンプ4によって実装された第1のベアチップ2aと、該第1のベアチップ2aを接着する第1の補強用接着剤7と、該第1のベアチップ2aの背面に塗布されたダイペースト6と、該ダイペースト6が塗布された該第1のベアチップ2aの背面に実装される第2のベアチップ2bと、該第2のベアチップ2bと該プリント基板1を接合するワイヤ5と、該第2のベアチップ2bを接着する第2の補強用接着剤8とによって構成される。
請求項（抜粋）：
プリント基板(1)にバンプ(4)によって実装された第1のベアチップ(2a)と、該第1のベアチップ(2a)を接着する第1の補強用接着剤(7)と、該第1のベアチップ(2a)の背面に塗布されたダイペースト(6)と、該ダイペースト(6)が塗布された該第1のベアチップ(2a)の背面に実装される第2のベアチップ(2b)と、該第2のベアチップ(2b)と該プリント基板(1)を接合するワイヤ(5)と、該第2のベアチップ(2b)を接着する第2の補強用接着剤(8)と、を具備することを特徴とする半導体実装構造。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
