特許

J-GLOBAL ID：200903060561198460

半導体素子の並列駆動回路

発明者： 田口 泰貴
出願人/特許権者： 株式会社富士通ゼネラル
代理人 (1件)： 大原 拓也
公報種別：公開公報
出願番号（国際出願番号）：特願2003-079429
公開番号（公開出願番号）：特開2004-289938
出願日： 2003年03月24日
公開日（公表日）： 2004年10月14日
要約：

【課題】半導体の並列駆動回路において、各半導体の電力損失を均等に分散させて所定半導体のみの熱集中を回避する。【解決手段】スイッチング電源の昇圧チョッパ回路(含むアクィブフィルタ11)の並列IGBTを駆動する半導体素子の並列駆動回路において、当該制御回路からのスイッチングパルス信号(同図(a)参照)をカウンタに入力し、このカウンタの出力信号(同図(b)参照)とスイッチングパルス信号とを論理回路を組み合わせた回路で同スイッチングパルス信号のパルスを間引いた信号を得る(同図(b),(c)参照)。これらの信号により各IGBTを交互にオン、オフし、各IGBTにおいて電力損失を均等に分担させる。【選択図】 図3

請求項（抜粋）：

並列に接続された複数のパワースイッチング素子を駆動する際、その電力損失を分担させる半導体素子の並列駆動回路において、 上記パワースイッチング素子をオン,オフ駆動するスイッチングパルス信号ごとに、あるいは同スイッチングパルス信号の複数回ごとに、上記複数のパワースイッチング素子の中から順次1つを選択する手段を備え、上記各パワースイッチング素子を順次選択してオン,オフするようにしたことを特徴とする半導体素子の並列駆動回路。

IPC (2件)：

H02M3/155 ,  H03K17/00

FI (2件)：

H02M3/155 S ,  H03K17/00 F

Fターム (25件)：

5H730AA14 ,  5H730AA16 ,  5H730AA20 ,  5H730AS04 ,  5H730BB14 ,  5H730BB57 ,  5H730BB98 ,  5H730DD02 ,  5H730DD13 ,  5H730DD26 ,  5H730DD32 ,  5H730FF07 ,  5H730FF09 ,  5H730FG05 ,  5J055AX48 ,  5J055BX03 ,  5J055BX16 ,  5J055CX19 ,  5J055DX09 ,  5J055EZ13 ,  5J055EZ14 ,  5J055EZ25 ,  5J055EZ34 ,  5J055EZ39 ,  5J055GX01