特許
J-GLOBAL ID:200903060577773902
同期型半導体記憶装置
発明者:
出願人/特許権者:
代理人 (1件):
加藤 朝道
公報種別:公開公報
出願番号(国際出願番号):特願平9-227393
公開番号(公開出願番号):特開平11-066894
出願日: 1997年08月08日
公開日(公表日): 1999年03月09日
要約:
【要約】【課題】低周波の外部クロックしか得られないメモリテスターをもって当該メモリテスターの性能を上回る、より高周波での試験を可能とすると共に、試験時間短縮を可能とする同期型半導体記憶装置の提供。【解決手段】外部からのクロック入力の第1のレベルから第2のレベルへの遷移に応答して第1のパルスを発生する第1のパルス発生回路と、前記クロック入力以外の第2の信号入力のレベル遷移に応答して第2のパルスを発生する第2のパルス発生回路と、を備え、内部同期信号が前記第1のパルスと前記第2のパルスとの双方に応答して生成される。
請求項(抜粋):
外部からのクロック入力の第1のレベルから第2のレベルへの遷移に応答して第1のパルスを発生する第1のパルス発生回路と、前記クロック入力以外の第2の信号入力のレベル遷移に応答して第2のパルスを発生する第2のパルス発生回路と、を備え、前記第1のパルスと前記第2のパルスとの双方に応答して内部同期信号が生成される、ことを特徴とする同期型半導体記憶装置。
IPC (3件):
G11C 29/00 671
, G11C 11/407
, G11C 11/401
FI (3件):
G11C 29/00 671 Z
, G11C 11/34 362 S
, G11C 11/34 371 A
前のページに戻る