特許

J-GLOBAL ID：200903060594734686

縦型絶縁ゲート電界効果トランジスタ

発明者： 加藤 有二 ,  氷見 啓明
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-147714
公開番号（公開出願番号）：特開平5-343691
出願日： 1992年06月08日
公開日（公表日）： 1993年12月24日
要約：

【要約】【目的】 素子の耐圧を損なわずに単位面積当たりのオン抵抗RONS をよりいっそう低減することができる縦型絶縁ゲート電界効果トランジスタを提供することにある。【構成】 半導体基板10の表面部にp型ウエル領域11が形成され、そのウエル領域11内の一部にn+ 型ソース領域12が形成されている。半導体基板10内での裏面側にはn+ 型ドレイン領域14が形成され、さらに、ウエル領域11とドレイン領域14との間にはn- 型ドリフト領域15が形成されている。半導体基板10の表面におけるウエル領域11に挟まれた領域には、溝16が形成され、溝16の内壁にはゲート酸化膜17が形成され、このゲート酸化膜17を介してゲート電極18が配置されている。トランジスタ・オン時には、ソース端子Sは接地され、ドレイン端子D及びゲート端子Gは正電圧が印加される。

請求項（抜粋）：

半導体基板の表面部に第1導電型のソース領域と第2導電型のウエル領域とが形成され、半導体基板内に第1導電型のドレイン領域が形成されるとともに前記ウエル領域と前記ドレイン領域との間にドレイン領域あるいはソース領域に比較して低い不純物濃度の第1導電型のドリフト領域が形成された縦型絶縁ゲート電界効果トランジスタにおいて、隣接するウエル領域の間の半導体基板に両ウエル領域とは離間して溝を形成し、この溝内に絶縁膜を介して前記ドリフト領域の溝壁に沿った表面の多数キャリア濃度を増加させる電位の電極を配置したことを特徴とする縦型絶縁ゲート電界効果トランジスタ。