特許

J-GLOBAL ID：200903060606705024

半導体装置の製造方法

発明者： 九ノ里 勇一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-163582
公開番号（公開出願番号）：特開平9-017743
出願日： 1995年06月29日
公開日（公表日）： 1997年01月17日
要約：

【要約】【目的】 生産性を低下させることなく、レジストの帯電による静電破壊を防ぐ。【構成】 半導体基板1上に素子分離酸化膜7を形成した後、酸化膜17をマスクとしてエッチングし、ゲート絶縁膜9、フローティングゲート10、分離絶縁膜11、コントロールゲート12が順次形成された後、写真製版技術にてソース領域5及びソース線22が形成される所定領域と、ダイシングライン部とが開口し各チップ毎に独立したレジストマスク20を形成した後、このレジストマスク20を用いて素子分離酸化膜7をエッチングした後イオン注入することによって、ソース領域5及びソース線22を形成する。【効果】 レジストマスクのパターン面積を減少させ、静電破壊を抑える。

請求項（抜粋）：

半導体基板上に酸化膜を形成する工程と、この酸化膜を形成した後、所定領域が開口したレジストマスクを形成し、このレジストマスクを用いて上記酸化膜をエッチング除去した後、上記レジストマスクを用いて所定領域にイオン注入し、拡散領域を形成する工程とにより形成された半導体チップが、行及び列方向に複数個配され、これらの半導体チップ間の行及び列方向に延び、上記半導体チップ毎に切断するためのダイシングライン部が配された半導体装置の製造方法において、上記拡散領域を形成する工程に用いられる上記レジストマスクが、行又は列方向の上記ダイシングライン部において開口されていることを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/265 ,  H01L 21/301 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 21/265 N ,  H01L 21/78 L ,  H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (4件)

• 特開平4-249316
  
• 特開平4-290419
  
• 特開平4-249316
  
• 特開平4-290419