特許

J-GLOBAL ID：200903060625258780

電界効果トランジスタ及びその製造方法

発明者： 中本 隆博
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-234559
公開番号（公開出願番号）：特開平8-097237
出願日： 1994年09月29日
公開日（公表日）： 1996年04月12日
要約：

【要約】【目的】 ゲート電極の2段リセス形状を一定に制御可能とする。【構成】 半導体基板1の上面にn型GaAs等の活性層2を成長させ、活性層2の厚さが1000〜2500オングストロームとなった時点でAlGaAs等のストッパー層3を成長させ、引き続いてn型GaAs等の活性層4を成長させる。活性層4の上面に形成したソース及びドレイン電極5,6上のレジストパターンをマスクとして活性層4を選択的にエッチングして、外側の幅の広いリセス8を形成する。リセス8の深さd2は活性層4の膜厚に等しい。更にストッパー層3及び活性層2をエッチングして内側の幅の狭いリセス10を形成し、当該リセス10の底面にゲート電極11を蒸着リフトオフ法により形成する。

請求項（抜粋）：

半導体基板と、前記半導体基板の上面に形成された活性層と、前記活性層の上面よりその内部に向けて形成された第1リセスと、前記第1リセスの底面に形成されたゲート電極と、前記第1リセスを除く前記活性層の上面に形成された半導体膜と、前記半導体膜の上面に形成され、前記第1リセスの上方において前記第1リセスよりも幅の広い第2リセスを形成する新たな活性層とを備え、前記半導体膜は前記活性層及び新たな活性層とは異なる種類の材質からなる、電界効果トランジスタ。

IPC (4件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 29/41

FI (3件)：

H01L 29/80 B ,  H01L 29/44 C ,  H01L 29/80 F