特許
J-GLOBAL ID:200903060626283339

半導体装置および半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 船橋 國則
公報種別:公開公報
出願番号(国際出願番号):特願2005-008551
公開番号(公開出願番号):特開2006-196802
出願日: 2005年01月17日
公開日(公表日): 2006年07月27日
要約:
【課題】素子分離領域に正の電圧を印加する電極を設けることで、低歪、低損失のRF用スイッチとなる電界効果トランジスタの提供を可能とする。【解決手段】半導体基板10上にヘテロ接合を有する半導体層を含んで積層された半導体層を備えた基板の素子分離領域25に区分された素子形成領域に、ヘテロ接合を利用した電界効果トランジスタ5が形成された半導体装置1であって、前記素子分離領域25は導電性不純物が導入された層からなり、前記素子分離領域25上に、前記電界効果トランジスタ25の周辺における少なくとも一部の前記素子分離領域25表面に正電圧が印加される電極28が形成されているものである。【選択図】図1
請求項(抜粋):
半導体基板上にヘテロ接合を有する半導体層を含んで積層された半導体層を備えた基板の素子分離領域に区分された素子形成領域にヘテロ接合を利用した電界効果トランジスタが形成された半導体装置であって、 前記素子分離領域は導電性不純物が導入された層からなり、 前記素子分離領域上に、前記電界効果トランジスタの周辺における少なくとも一部の前記素子分離領域表面に正電圧が印加される電極が形成されている ことを特徴とする半導体装置。
IPC (6件):
H01L 29/812 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 21/761 ,  H01L 29/808 ,  H01L 21/337
FI (3件):
H01L29/80 H ,  H01L21/76 J ,  H01L29/80 C
Fターム (28件):
5F032AB02 ,  5F032AB05 ,  5F032CA09 ,  5F032CA16 ,  5F032DA22 ,  5F032DA43 ,  5F102FA08 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD04 ,  5F102GJ05 ,  5F102GK06 ,  5F102GL04 ,  5F102GM06 ,  5F102GM07 ,  5F102GM08 ,  5F102GQ02 ,  5F102GQ03 ,  5F102GR07 ,  5F102GR09 ,  5F102GS02 ,  5F102GT03 ,  5F102GV08 ,  5F102HC01 ,  5F102HC07 ,  5F102HC15
引用特許:
出願人引用 (1件)

前のページに戻る