特許

J-GLOBAL ID：200903060634127443

静電誘導トランジスタおよびその製造方法

発明者： 西澤 潤一 ,  本谷 薫 ,  伊藤 彰
出願人/特許権者： 財団法人半導体研究振興会
代理人 (1件)： 中村 和年
公報種別：公開公報
出願番号（国際出願番号）：特願平7-145177
公開番号（公開出願番号）：特開平8-316492
出願日： 1995年05月22日
公開日（公表日）： 1996年11月29日
要約：

【要約】【目的】 ジャストピンチオフ特性を有し、VdONの小さいリセスゲート型のような溝型静電誘導トランジスタを提供する。【構成】チャンネルを形成するn-層2とn+ソース領域7との間に前記n-層よりも大きい不純物濃度を有するn層3を設け、このn層3に対して溝4を形成して前記溝4の底部にp+ゲート領域6を設けると共に、前記n+ソース領域を設けている。

請求項（抜粋）：

一導電型ドレイン領域と、前記ドレイン領域に接して設けらたチャンネル構造とを有し、前記チャンネル構造は一導電型ソース領域側で不純物濃度が大きい一導電型領域を含み、前記ソース領域側より形成し溝の底部に設けられた不純物濃度の大きい反対導電型ゲート領域が前記チャンネル構造における不純物濃度の大きい領域に配置されていることを特徴とする静電誘導トランジスタ。