特許

J-GLOBAL ID：200903060647890570

半導体装置

発明者： 内藤 正美 ,  戸倉 規仁 ,  加納 浩之 ,  夫馬 弘雄 ,  林 秀光 ,  三輪 和利
出願人/特許権者： 日本電装株式会社 ,  株式会社豊田中央研究所
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-140564
公開番号（公開出願番号）：特開平8-008429
出願日： 1994年06月22日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】 オン抵抗を低くできる半導体装置を提供することにある。【構成】 n<SP>+ </SP>型単結晶SiC基板1の上にn型エピタキシャル層2とp型エピタキシャル層3とが順に積層され、エピタキシャル層3内の所定領域にエピタキシャル層2と隔ててn<SP>+ </SP>ソース領域5が形成されている。ソース領域5とエピタキシャル層3を貫通しエピタキシャル層2に達するトレンチ6が形成され、トレンチ6の内面にゲート熱酸化膜7が形成され、トレンチ6内における酸化膜7の内側にゲート電極層8が形成されている。ソース領域5の表面とエピタキシャル層3の表面にはソース電極層10が、又、基板1の裏面側にはドレイン電極層11が形成されている。トレンチ6の側面に形成されるチャネルのキャリア移動方向を、4HSiCの<0001>軸方向としている。

請求項（抜粋）：

第1導電型の低抵抗層と当該低抵抗層上にエピタキシャル成長にて形成された第1導電型の高抵抗層の二層にて構成された炭化珪素よりなる半導体基板と、前記半導体基板の表面上にエピタキシャル成長にて形成された炭化珪素よりなる第2導電型の半導体層と、前記半導体層内の所定領域に前記半導体基板と隔てて形成された第1導電型の半導体領域と、前記半導体領域と半導体層を貫通し前記半導体基板に達する溝と、前記溝の内面に形成されたゲート絶縁膜と、前記溝内における前記ゲート絶縁膜の内側に形成されたゲート電極層と、前記半導体層表面および半導体領域表面に形成されたソース電極層と、前記半導体基板の裏面側に形成されたドレイン電極層とを備える半導体装置において、前記溝の側面に形成されるチャネルのキャリア移動方向を、炭化珪素の結晶構造での三次元直交座標の各軸方向におけるキャリア有効質量のうち最も小さい、あるいは2番目に小さい軸方向とほぼ一致させたことを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  C01B 31/36 ,  H01L 29/04

FI (2件)：

H01L 29/78 321 V ,  H01L 29/78 321 B

引用特許：

審査官引用 (2件)

• 特開平4-256369
  
• 電界効果トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平6-216930   出願人：株式会社日立製作所