特許

J-GLOBAL ID：200903060669440039

障害許容ロジックシステム及びロジックシステムから出力データを提供する方法

発明者： ケネス・エドワード・ベイルスタイン ,  ジョン・アトキンソン・フィフィールド ,  ロウレンス・グリフィス・ヘラー ,  シン-サン・リー ,  チャールズ・ヘンリ・スタッパー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 頓宮 孝一 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-065654
公開番号（公開出願番号）：特開平5-173813
出願日： 1992年03月24日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】 必要な予備ユニットが1個でよく、高速動作で、障害を正確に検出しうる障害許容システムを提供する。【構成】 ロジックブロック20、及び該ブロックと同一構成の予備ロジックブロック20Aからそれぞれ直交出力(A、A*)がXORゲート22,24に入力されて、出力が直交状態にあるか否かが検出される。ブロック20の出力が直交していると、FET36,38が導通、FET32,34が非導通となって、ブロック20の出力AがOUT端子から出力される。直交していない場合は、FET32,34が導通してブロック20Aの出力AをOUT端子から出力する。XORゲート26はXORゲート22,24の出力を監視して、一方のブロックの出力のみが正しい事を示すフラッグを出力し、NORゲート42は両方のブロックの出力が非直交状態である事を示すフラッグを出力し、OUT端子からの出力にエラーがあるか否かを示す。

請求項（抜粋）：

第1の差動出力を提供する第1のロジックブロック手段と、第2の差動出力を提供し、前記第1のロジックブロック手段と同一の第2のロジックブロック手段と、前記第1のロジックブロックに結合され、第1の差動出力における障害を検出する障害検出手段と、前記第1及び第2のロジックブロック手段並びに前記障害検出手段に結合され、前記障害検出手段が障害を検出したか否かに応じて前記第1及び第2のロジックブロック手段中の一方の出力を選択する選択手段とを含むことを特徴とするロジックシステム。

IPC (4件)：

G06F 11/08 310 ,  G01R 31/318 ,  G06F 11/16 310 ,  H03K 19/00

引用特許：

審査官引用 (3件)

• 特開平2-072436
  
• 特開平2-159634
  
• 特開昭52-119837