特許
J-GLOBAL ID：200903060696761262
半導体装置およびその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-278381
公開番号（公開出願番号）：特開平6-132479
出願日： 1992年10月16日
公開日（公表日）： 1994年05月13日
要約：
【要約】【目的】 容量素子を内蔵する半導体装置において、強誘電体薄膜を用いた容量素子の形成時にトランジスタ特性の劣化および分離領域の破壊を防止する。【構成】 集積回路が作り込まれたシリコン基板1の上に下電極9、容量絶縁膜となる強誘電体薄膜10および上電極11からなる容量素子が形成されており、かつ下電極9の下部に下電極9と略同一の形状でシリコン窒化膜8が形成されている。
請求項（抜粋）：
集積回路が作り込まれた支持基板の上に下電極、容量絶縁膜となる強誘電体薄膜および上電極からなる容量素子が形成されており、かつ下電極の下部に下電極と略同一の形状でシリコン窒化膜が形成されている半導体装置。
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (11件)
全件表示
前のページに戻る
