特許
J-GLOBAL ID：200903060715107102
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-221122
公開番号（公開出願番号）：特開平6-069447
出願日： 1992年08月20日
公開日（公表日）： 1994年03月11日
要約：
【要約】【目的】容量素子を有する半導体装置において、容量素子の下部電極と容量誘電体膜と下地絶縁層との境界付近の容量誘電体膜に欠陥が発生しやすいという問題を回避し、半導体装置の歩留りと信頼性を向上させる。【構成】容量素子の下部電極3下の絶縁層10の表面膜として窒化シリコン膜7を用いる。【効果】下部電極3上と絶縁層10上に成長する容量誘電体膜の窒化シリコン膜4の膜厚差を減らし、下部電極と容量誘電体膜と下地絶縁層との境界付近の容量誘電体膜に欠陥が発生することを防止することができる。
請求項（抜粋）：
半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層にその一部が接して前記半導体基板上に形成された容量下部電極と、前記容量下部電極の露出全面上から前記絶縁層の上面にかけて連続的に被着形成された容量誘電体膜と、前記容量誘電体膜上に被着形成された容量上部電極とを有する半導体装置において、前記容量下部電極と前記絶縁層と前記容量誘電体膜の三者がなす境界の前記絶縁層の表面部分は窒化シリコンを成分とする表面膜であることを特徴とする半導体装置。
IPC (3件)：
H01L 27/108
, H01L 21/316
, H01L 27/04
