特許
J-GLOBAL ID：200903060717455485
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-342071
公開番号（公開出願番号）：特開平9-186315
出願日： 1995年12月28日
公開日（公表日）： 1997年07月15日
要約：
【要約】【課題】インバータ用IGBTにおいて、帰還ダイオード及び過電圧抑制ダイオードを内蔵し、高信頼で、低損失,低コストのIGBTを実現する。【解決手段】FLRの素子寸法を過電圧抑制ダイオードの素子寸法の4/5とする事により電位分布を最適化し、耐圧の低下を抑制する。
請求項（抜粋）：
一対の主表面を有し、一方の主表面に接する第1導電型の第1の層と、第1の層と他方の主表面とに隣接する第2の導電型の第2の層と、一方の主表面に形成された第1の電極とからなる半導体基体と、第2の層内に他方の主表面に隣接して選択的に形成された第1導電型の第3の層と、第3の層内に他方の主表面に隣接して選択的に形成された第2導電型の第4の層と、第3の層の他方の主表面の露出部分に絶縁膜を介して形成された第2の電極と、第3の層と第4の層とに接触形成された第3の電極とからなるIGBTが繰り返し配置されたIGBT領域と、前記IGBT領域を包囲して、前記第2の層内に前記他方の主表面に隣接して選択的に形成された第1導電型の複数の第5の層と、第2の層内に前記他方の主表面と前記半導体基体端面とに隣接して選択的に形成された第2導電型の第6の層と、第6の層に接触して形成され、前記第1の電極に電気的に接続された第4の電極と、前記第6の層を除く他方の主表面に形成された酸化膜と、一方の端部が第2の電極に他方の端部が第4の電極に接続され、両端部間に繰り返し配列された複数の第1導電型と第2導電型の層から成り、前記酸化膜上に形成された多結晶シリコンダイオードとを有する耐圧保持領域とからなる半導体素子において、最もIGBT領域に近い前記第5の層から、最もIGBT領域より遠い第5の層までの距離L1が、前記多結晶シリコンダイオードの最もIGBT領域に近い接合から、最もIGBTより遠い接合までの距離L2の4/5以下であることを特徴とする半導体装置。
IPC (2件)：
FI (5件)：
H01L 29/78 655 F
, H01L 29/78 652 P
, H01L 29/78 657 A
, H01L 29/78 657 D
, H01L 29/90 S
