特許
J-GLOBAL ID：200903060725093070
歪補償回路
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-324719
公開番号（公開出願番号）：特開平9-162648
出願日： 1995年12月13日
公開日（公表日）： 1997年06月20日
要約：
【要約】【課題】 この発明は、小型で高効率な歪補償回路を得る。【解決手段】 歪補償を行う周波数でFET素子(32)のソース側からグランドをみたインピーダンスより計算された等価的な容量値が3/Wg[pF]より小さな容量値を有するインピーダンス素子(34)と、直流成分を通す直流回路素子(35)とを、FET素子(32)のソース及びグランド間に備えることにより、入力電力に対し利得が増加し、通過位相が遅れる特性を得ることができる。
請求項（抜粋）：
ゲート幅Wg[mm]でなるソース接地のFET素子を用いる歪補償回路において、歪補償を行う周波数で上記FET素子のソース側からグランドをみたインピーダンスより計算された等価的な容量値が3/Wg[pF]より小さな値を有するインピーダンス素子と、直流成分を通す直流回路素子とを、上記FET素子のソース及びグランド間に備えることを特徴とする歪補償回路。
IPC (2件)：
FI (2件)：
前のページに戻る
