特許

J-GLOBAL ID：200903060735657621

薄膜トランジスタの製造方法

発明者： 小林 和弘 ,  村井 博之 ,  坂本 孝雄 ,  升谷 雄一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-292692
公開番号（公開出願番号）：特開平5-275450
出願日： 1992年10月30日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】 オフセット構造あるいはLDD構造を有し、オフ時のドレイン電流を低減させることができる薄膜トランジスタをマスク数の増加やマスク間の位置合せ精度の向上などの写真工程上の精度を要求されることなく製造する。【構成】 絶縁性基板1上にチャネル用のSi薄膜2を形成後、SiO2を主成分とするゲート絶縁膜3を形成し、このゲート絶縁膜3上に不純物をドーピングしたSi薄膜によるゲート電極4を形成し、このゲート電極4をホトレジスト11をマスクとして等方性エッチングによりパターニングするとともに、このホトレジスト11をマスクとして異方性エッチングによりゲート絶縁膜3をゲート電極4よりも広めにパターニングしてソース・ドレイン領域から除去し、不純物をSi薄膜2に注入してソース・ドレイン領域にオフセット構造を形成する。

請求項（抜粋）：

絶縁性基板上にチャネル層となるSi薄膜を形成した後にSiO2を主成分とするゲート絶縁膜を形成する工程と、ゲート絶縁膜上に不純物をドーピングしたSi薄膜を成膜してホトレジストをマスクとして等方性エッチングによりパターン化してゲート電極を形成する工程と、上記ホトレジストをマスクとして異方性エッチングにより上記ゲート電極パターン幅より広めに上記ゲート絶縁膜をパターニングしてこのゲート絶縁膜をソース・ドレイン領域から取り除く工程と、上記チャネル用のSi薄膜に不純物をイオン注入してソース・ドレイン領域にオフセット構造を形成する工程を備えたことを特徴とする薄膜トランジスタの製造方法。

IPC (4件)：

H01L 21/336 ,  H01L 29/784 ,  G02F 1/136 500 ,  H01L 21/265

FI (3件)：

H01L 29/78 311 P ,  H01L 21/265 P ,  H01L 21/265 L