特許

J-GLOBAL ID：200903060776380308

半導体素子の実装方法

発明者： 西川 英信 ,  大谷 博之 ,  西田 一人
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 石原 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平10-303669
公開番号（公開出願番号）：特開2000-133682
出願日： 1998年10月26日
公開日（公表日）： 2000年05月12日
要約：

【要約】【課題】 半導体素子の電極と回路基板電極を信頼性よく接合することができる半導体素子の実装方法を提供する。【解決手段】 半導体素子1からの加熱、加圧で異方性導電シート6を硬化して、半導体素子1を圧着し、前記バンプ3と前記電極5とを接合する半導体素子1の実装方法において、半導体素子の圧着工程を、第一段階条件は、加熱温度Tが160〜240°Cかつ、加圧条件Pが50〜100g/バンプ、第二段階条件は、加熱温度Tが160〜240°Cかつ、加圧条件Pが50g/バンプ以下、の二段階工程で行う。

請求項（抜粋）：

熱硬化性の異方性導電シートを回路基板に貼り付け、半導体素子のバンプと前記回路基板上の電極を異方性導電シートを介して接するように載置し、半導体素子からの加熱、加圧で異方性導電シートを硬化して、半導体素子を圧着し、前記バンプと前記電極とを接合する半導体素子の実装方法において、半導体素子の圧着工程を、第一段階条件は、加熱温度が160〜240°Cかつ、加圧条件が50〜100g/バンプ、第二段階条件は、加熱温度が160〜240°Cかつ、加圧条件が50g/バンプ以下、の二段階工程で行うことを特徴とする半導体素子の実装方法。

IPC (2件)：

H01L 21/60 311 ,  H05K 3/32

FI (2件)：

H01L 21/60 311 S ,  H05K 3/32 B

Fターム (7件)：

5E319AA03 ,  5E319AB06 ,  5E319AC02 ,  5E319BB16 ,  5E319CC61 ,  5F044KK02 ,  5F044LL09