特許

J-GLOBAL ID：200903060805299450

パツシベーシヨン多層膜を備えた半導体装置及びその製造方法

発明者： 山本 宏
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-265719
公開番号（公開出願番号）：特開平5-006890
出願日： 1991年10月15日
公開日（公表日）： 1993年01月14日
要約：

【要約】【目的】 耐湿性及びエレクトロ・ストレスマイグレージョン耐性に優れた半導体装置を提供すること。【構成】 半導体装置の配線層15上に形成されるパッシベーション膜は、プラズマCVDの成膜条件を変更することで、特性の異なる第1,第2の窒化シリコン膜16,17を積層して形成される。各膜16,17の持つ内部圧縮ストレスを異ならせ、かつ、配線層15と接する下層の窒化シリコン膜16の内部圧縮ストレスを上層の窒化シリコン膜17より大きくする場合、下層の窒化シリコン膜16の内部圧縮ストレスは、3×109 〜1×1010dyn/cm2 とする。このとき、上層の窒化シリコン膜17は、下層の窒化シリコン膜16の1/2以下の内部圧縮ストレスを有する。

請求項（抜粋）：

配線層上にパッシベーション膜を有する半導体装置において、前記パッシベーション膜は、プラズマCVD法での成膜条件を変更して形成された特性の異なる複数層の窒化シリコン膜の積層から成ることを特徴とする半導体装置。

IPC (2件)：

H01L 21/318 ,  H01L 21/90