特許
J-GLOBAL ID：200903060806091969
強誘電体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
松田 正道
公報種別：再公表公報
出願番号（国際出願番号）：JP1997000893
公開番号（公開出願番号）：WO1997-036300
出願日： 1997年03月19日
公開日（公表日）： 1997年10月02日
要約：
【要約】リファレンスメモリセル方式における基準電位のばらつきを、より一層少なく出来る強誘電体メモリ装置を提供することを目的とする。この目的を達成するために、強誘電体メモリ装置は、例えば、第1図に示す様に、ハイレベルのデータを記憶した2個のリファレンスメモリセル用強誘電体キャパシタCD00、CD20と、ローレベルのデータを記憶した2個のリファレンスメモリセル用強誘電体キャパシタCD10とCD30から読み出された各電位を平均化して、基準電位を生成する方式のリファレンス電位発生回路を有する。
請求項（抜粋）：
本体メモリセル用強誘電体キャパシタに対して不揮発性データを記憶する強誘電体メモリ装置であって、 実質的にハイレベルのデータを記憶する複数個の第1の強誘電体メモリセルと、 実質的にローレベルのデータを記憶する複数個の第2の強誘電体メモリセルと、 前記第1及び第2の強誘電体メモリセルのそれぞれから読み出された電位を平均化するイコライズ回路手段と、 前記平均化された電位を基準電位として利用して、前記本体メモリセル用強誘電体キャパシタに記憶されたデータの読み出しを行う読み出し手段と、を有することを特徴とする強誘電体メモリ装置。
IPC (3件)：
G11C 11/22
, G11C 11/407
, H01L 27/10
