特許
J-GLOBAL ID：200903060807878989
回路アイソレーション方式
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-260497
公開番号（公開出願番号）：特開平9-107287
出願日： 1995年10月06日
公開日（公表日）： 1997年04月22日
要約：
【要約】【課題】 安価な素子でアナログ回路とデジタル回路の電源およびグランドを分離する回路アイソレーション方式を提供することを目的としている。【解決手段】 例えば、A/D変換器1と、入力端子(S)がVDD端子電圧に等しいと2個の出力端子(A,B)間を短絡し、入力端子がVSS端子電圧に等しいと前記2個の出力端子(A,B)間を開放する複数のFET回路3とでなり、前記A/D変換器の電源端子および、FET回路のVDD端子をアナログ回路用の電源(B-A)に、前記A/D変換器のグランド端子および、FET回路のVSS端子をアナログ回路用グランド(GND-A)に接続し、前記A/D変換器よりのデジタル信号を前記FET回路の入力端子(S)に入力し、前記FET回路の一方の出力端子(A)をデジタル回路用グランド(GND-D)に、他方の出力端子(B)を抵抗を介してデジタル回路用電源(B-D)に接続した。
請求項（抜粋）：
アナログ信号を2値のデジタル信号に変換するA/D変換器と、入力端子(S)がVDD端子電圧に等しいと2個の出力端子(A,B)間を短絡し、入力端子(S)がVSS端子電圧に等しいと前記2個の出力端子(A,B)間を開放する複数のFET回路とでなり、前記A/D変換器の電源端子および、FET回路のVDD端子をアナログ回路用の電源(B-A)に、前記A/D変換器のグランド端子および、FET回路のVSS端子をアナログ回路用グランド(GND-A)に接続し、前記A/D変換器より出力するデジタル信号を、前記FET回路の入力端子(S)に入力し、前記FET回路の一方の出力端子(A)をデジタル回路用グランド(GND-D)に、他方の出力端子(B)を抵抗を介してデジタル回路用電源(B-D)に接続してなることを特徴とする回路アイソレーション方式。
IPC (2件)：
FI (3件)：
H03M 1/08 A
, H03M 1/08 B
, H03K 19/00 A
