特許

J-GLOBAL ID：200903060816273275

多段シフトレジスタ

発明者： 中村 孝好
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-129109
公開番号（公開出願番号）：特開平5-325584
出願日： 1992年05月21日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】本発明は多段シフトレジスタの消費電力を低減することを目的とする。【構成】シフトクロック信号SCLKに基づいて活性化されてシリアル入力データが順次入力されるとともに入力されたシリアル入力データを1ビットずつシフトする多段のシフトレジスタSRが複数の領域E1〜Enに分割され、シフトクロック信号SCLKのパルス数のカウントに基づいてシリアル入力データがシフトされる領域E1〜EnのシフトレジスタSRにシフトクロック信号SCLKを順次供給する制御回路6が備えられる。

請求項（抜粋）：

シフトクロック信号(SCLK)に基づいて活性化されてシリアル入力データを順次入力するとともに入力されたシリアル入力データを1ビットずつシフトする多段のシフトレジスタであって、前記多段のシフトレジスタ(SR)を複数の領域(E1〜En)に分割し、前記シフトクロック信号(SCLK)のパルス数のカウントに基づいてシリアル入力データがシフトされる領域(E1〜En)のシフトレジスタ(SR)に前記シフトクロック信号(SCLK)を順次供給する制御回路(6)を備えたことを特徴とする多段シフトレジスタ。

IPC (3件)：

G11C 19/00 ,  G02F 1/133 505 ,  G09G 3/36