ディジタル/アナログ変換回路及びそれを用いたアナログ/ディジタル変換回路

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-219317
公開番号（公開出願番号）：特開2001-044837
出願日： 1999年08月02日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】2段階式のDACにおいて、バッファ回路のオフセット電圧誤差の影響を低減でき、高精度かつ高分解能のDAC及びそれを用いたADCを提供する。【解決手段】複数ビットを有する入力データを上位ビットグループと下位ビットグループに分割し、基準電圧を直列接続した複数の抵抗素子により分圧し、上位ビットグループのデータに応じて選択した抵抗素子の両端の電圧をそれぞれ第1と第2のバッファ回路に入力し、入力データが連続的に切り換わったとき、前回選択した抵抗素子に隣接する抵抗素子を選択し、これらの抵抗素子の接続中点の電圧をそのまま一方のバッファ回路に入力し、今回選択した抵抗素子の他方の端子電圧を他方のバッファ回路に入力し、第1と第2のバッファ回路の出力信号を直列に接続されている複数の抵抗素子によって分圧し、下位ビットグループのデータに応じて選択した抵抗素子の端子電圧を変換結果として出力する。

請求項（抜粋）：

複数ビットのデータを入力し、当該入力データを上位ビットグループと下位ビットグループの2つのグループとに分けて変換処理を行い、上記入力データに応じたアナログ信号を出力するディジタル/アナログ変換回路であって、上記上位ビットグループに応じた第1の変換信号が入力される第1のバッファ回路と、上記上位ビットグループに応じた第2の変換信号が入力される第2のバッファ回路と、基準電圧源側を一端側として直列に接続され、上記基準電圧を分圧して、それぞれ一端側から上記第1の変換信号を出力し、他端側から上記第2の変換信号を出力する複数の抵抗素子と、上記上位ビットグループのデータに応じて、上記複数の抵抗素子のうちの一つの抵抗素子による上記第1の変換信号と第2の変換信号を選択して、各々の変換信号を上記第1及び第2のバッファ回路に入力させ、かつ、上記上位ビットグループのデータ値が連続した値として切り換わったとき、前回に選択された第1の変換信号及び第2の変換信号とは異なる第1及び第2バッファ回路に入力させる第1の変換回路と、上記第1と第2のバッファ回路の出力端子の間に直列に接続されている複数の抵抗素子と、上記下位ビットグループのデータに応じて上記何れかの抵抗素子の分圧電圧を変換結果として出力する第2の変換回路とを有するディジタル/アナログ変換回路。

Fターム (7件)：

5J022AB05 , 5J022AB09 , 5J022BA01 , 5J022CB02 , 5J022CD03 , 5J022CF02 , 5J022CF07

引用特許：

審査官引用 (2件)

特開昭58-038029
特開昭59-044125

前のページに戻る