特許

J-GLOBAL ID：200903060817055077

半導体装置の製造方法

発明者： 落水 洋聡 ,  田中 均
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平10-366854
公開番号（公開出願番号）：特開2000-195801
出願日： 1998年12月24日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】 シリコンがドープされた化合物半導体層を形成する半導体装置の製造方法に関し、シリコンドーピングの面内均一性を向上しうる半導体装置の製造方法を提供する。【解決手段】 シリコンがドープされた化合物半導体層を形成する半導体装置の製造方法において、化合物半導体層にドープするためのシリコン原料として、SiH4又はSi2H6と、SiH4又はSi2H6の水素基の一部をアミノ基で置換した有機アミノシラン系の原料とを同時に使用する。

請求項（抜粋）：

シリコンがドープされた化合物半導体層を形成する半導体装置の製造方法において、前記化合物半導体層にドープするためのシリコン原料として、SiH4又はSi2H6と、SiH4又はSi2H6の水素基の一部をアミノ基で置換した有機アミノシラン系の原料とを同時に使用することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/205 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01S 5/323

FI (3件)：

H01L 21/205 ,  H01S 3/18 673 ,  H01L 29/80 H

Fターム (32件)：

5F045AA04 ,  5F045AB10 ,  5F045AB11 ,  5F045AB13 ,  5F045AB14 ,  5F045AB40 ,  5F045AC02 ,  5F045AC08 ,  5F045AC09 ,  5F045AC19 ,  5F045BB04 ,  5F045CA07 ,  5F045DA52 ,  5F045DA53 ,  5F045DP04 ,  5F045DP16 ,  5F073CA06 ,  5F073CA14 ,  5F073CB19 ,  5F073DA05 ,  5F073DA11 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK05 ,  5F102GL04 ,  5F102GM04 ,  5F102GN05 ,  5F102GQ01 ,  5F102HC01 ,  5F102HC05