特許

J-GLOBAL ID：200903060830616533

半導体の製造方法

発明者： 長谷川 義晃 ,  大塚 信之 ,  辻村 歩 ,  石橋 明彦 ,  木戸口 勲 ,  伴 雄三郎
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-299641
公開番号（公開出願番号）：特開2001-119104
出願日： 1999年10月21日
公開日（公表日）： 2001年04月27日
要約：

【要約】【課題】 サファイア基板とGaN層の分離の制御性が容易で、且つ2インチウエハーレベルの大面積のGaN基板が作製できるようにすることを目的とする。【解決手段】 サファイア基板とGaN系半導体層の間に、GaN系半導体層よりもバンドギャップエネルギーの小さい半導体層を積層させる。

請求項（抜粋）：

基板上にIII族窒化物よりなる第一の半導体層を積層させる工程と、前記第一の半導体層の上面に第一の半導体層よりもバンドギャップエネルギーの小さな第二の半導体層を積層させる工程と、前記第二の半導体層よりもバンドギャップエネルギーの大きなIII族窒化物よりなる第三の半導体層を前記第二の半導体層の上面に積層させる工程と、前記第二の半導体層を分離層として前記第三の半導体層を基板から分離させる工程を備えていることを特徴とする半導体の製造方法。

IPC (3件)：

H01S 5/323 ,  H01L 21/306 ,  H01L 33/00

FI (3件)：

H01S 5/323 ,  H01L 33/00 C ,  H01L 21/306 B

Fターム (24件)：

5F041AA40 ,  5F041CA34 ,  5F041CA40 ,  5F041CA65 ,  5F041CA73 ,  5F041CA77 ,  5F041FF16 ,  5F043AA16 ,  5F043AA37 ,  5F043BB10 ,  5F043BB27 ,  5F043DD02 ,  5F043DD07 ,  5F043DD30 ,  5F043GG10 ,  5F073AA51 ,  5F073BA06 ,  5F073CB02 ,  5F073DA05 ,  5F073DA16 ,  5F073DA17 ,  5F073DA35 ,  5F073EA18 ,  5F073EA29