特許

J-GLOBAL ID：200903060831583850

マイクロコンピュータ

発明者： 大場 香
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 宇高 克己
公報種別：公開公報
出願番号（国際出願番号）：特願平10-273319
公開番号（公開出願番号）：特開2000-099362
出願日： 1998年09月28日
公開日（公表日）： 2000年04月07日
要約：

【要約】【課題】 簡潔な構成でありながらクロック端子のレベルに応じて2種類のテストモードが可能であるマイクロコンピュータを提供すること。【解決手段】 テスト専用端子と、リセット端子と、クロック端子と、を具備するマイクロコンピュータであって、リセット解除時に前記テスト端子がアクティブレベルの場合は、前記クロック端子のレベルにより、第1のテストモード信号または第2のテストモード信号のいずれか一方がアクティブとなり、リセット解除時に前記テスト専用端子がインアクティブの場合には、第1のテストモード信号および第2のテストモード信号のいずれをもインアクティブとするテストモード制御回路を内蔵する。

請求項（抜粋）：

テスト専用端子と、リセット端子と、クロック端子と、を具備するマイクロコンピュータであって、リセット解除時に前記テスト専用端子がアクティブレベルの場合は、前記クロック端子のレベルにより、第1のテストモード信号または第2のテストモード信号のいずれか一方がアクティブとなり、リセット解除時に前記テスト専用端子がインアクティブの場合には、第1のテストモード信号および第2のテストモード信号のいずれをもインアクティブとするテストモード制御回路を内蔵すること、を特徴とするマイクロコンピュータ。

IPC (2件)：

G06F 11/22 310 ,  G06F 15/78 510

FI (2件)：

G06F 11/22 310 D ,  G06F 15/78 510 K

Fターム (10件)：

5B048AA11 ,  5B048CC05 ,  5B048DD10 ,  5B048FF01 ,  5B062AA02 ,  5B062AA08 ,  5B062CC01 ,  5B062DD10 ,  5B062GG10 ,  5B062JJ05