特許
J-GLOBAL ID:200903060832422922
液晶表示素子及びその駆動方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
宮田 金雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-230382
公開番号(公開出願番号):特開2001-051304
出願日: 1999年08月17日
公開日(公表日): 2001年02月23日
要約:
【要約】【課題】 ゲート選択時間や自発分極液晶の応答時間、自発分極液晶の自発分極の大きさによらない液晶駆動法、及び自発分極液晶を用いた液晶表示素子を提供する。【解決手段】 (1)自発分極を有する液晶24と、(2)液晶に電界を印加するための電極22(b)と、(3)入出力端子と制御ゲートを有し、この入力端子にデータ信号線15が接続され、制御ゲートに制御信号線17が接続されてなる第1のスイッチング素子16と、(4)入出力端子と制御ゲートを有し、この入力端子に電荷供給線12が接続され、出力端子が電界印加用の電極22(b)に接続され、かつ制御ゲートに第1のスイッチング素子16の出力端子が接続されてなる第2のスイッチング素子13と、(5)第2のスイッチング素子13の制御ゲートに接続され、第2のスイッチング素子13の導通後に非導通とするゲート制御用タイマー回路14とを備える。
請求項(抜粋):
(1)自発分極を有する液晶と、(2)前記液晶に電界を印加するための電極と、(3)入出力端子と制御ゲートを有し、この入力端子にデータ信号線が接続され、制御ゲートに制御信号線が接続されてなる第1のスイッチング素子と、(4)入出力端子と制御ゲートを有し、この入力端子に電荷供給線が接続され、出力端子が電界印加用の上記電極に接続され、かつ制御ゲートに上記第1のスイッチング素子の出力端子が接続されてなる第2のスイッチング素子と、(5)上記第2のスイッチング素子の制御ゲートに接続され、当該第2のスイッチング素子の導通後に非導通とするゲート制御用タイマー回路とを備えてなる液晶表示素子。
IPC (5件):
G02F 1/1368
, G02F 1/133 560
, G02F 1/141
, G09G 3/20 624
, G09G 3/36
FI (5件):
G02F 1/136 500
, G02F 1/133 560
, G09G 3/20 624 B
, G09G 3/36
, G02F 1/137 510
Fターム (42件):
2H088GA04
, 2H088HA08
, 2H088JA17
, 2H088JA19
, 2H088JA20
, 2H088MA03
, 2H088MA10
, 2H092JA24
, 2H092JA49
, 2H092JB42
, 2H092NA05
, 2H092PA06
, 2H092QA13
, 2H092QA14
, 2H093NA16
, 2H093NA43
, 2H093NC21
, 2H093NC34
, 2H093NC40
, 2H093ND12
, 2H093ND52
, 2H093NF17
, 2H093NF20
, 5C006AA15
, 5C006AA16
, 5C006BA19
, 5C006BB16
, 5C006BC06
, 5C006BF29
, 5C006BF37
, 5C006FA11
, 5C006GA03
, 5C080AA10
, 5C080BB05
, 5C080DD08
, 5C080EE19
, 5C080EE29
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ05
, 5C080JJ06
前のページに戻る