特許

J-GLOBAL ID：200903060866316404

半導体回路及び電子機器

発明者： 木村 肇
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2005-222590
公開番号（公開出願番号）：特開2005-352511
出願日： 2005年08月01日
公開日（公表日）： 2005年12月22日
要約：

【課題】 本発明は、ブロッキング効果が高い半導体回路を提供することを課題とする。【解決手段】 本発明の半導体回路は、基板上に、第1のトランジスタと、容量素子と、第1のトランジスタのゲートに対する電圧の供給を制御する手段と、容量素子の第1の電極に対する電圧の供給を制御する手段と、第2のトランジスタとを有する。また、第1のトランジスタ、第2のトランジスタ及び容量素子上に設けられた保護膜を有する。保護膜は、ダイヤモンドライクカーボン膜である。【選択図】 図14

請求項（抜粋）：

基板上に、第1のトランジスタと、容量素子と、前記第1のトランジスタのゲートに対する電圧の供給を制御する手段と、前記容量素子の第1の電極に対する電圧の供給を制御する手段と、第2のトランジスタとを有し、 前記第1のトランジスタのゲートは、前記容量素子の第2の電極に電気的に接続され、 前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方に電気的に接続され、 前記第1のトランジスタのソース又はドレインの他方は、発光素子の第1の電極又は第2の電極の一方に電気的に接続され、 前記第2のトランジスタのソース又はドレインの他方は、一定の電位に保たれており、 前記第1のトランジスタ、前記第2のトランジスタ及び前記容量素子上に設けられた保護膜を有し、 前記保護膜はダイヤモンドライクカーボン膜であることを特徴とする半導体回路。

IPC (4件)：

G09G3/20 ,  G09F9/30 ,  G09G3/30 ,  H05B33/14

FI (6件)：

G09G3/20 624B ,  G09G3/20 611H ,  G09F9/30 338 ,  G09F9/30 348Z ,  G09G3/30 J ,  H05B33/14 A

Fターム (26件)：

3K007AB17 ,  3K007BA06 ,  3K007DB03 ,  3K007GA00 ,  5C080AA06 ,  5C080BB05 ,  5C080CC03 ,  5C080DD05 ,  5C080EE29 ,  5C080FF11 ,  5C080HH09 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5C080KK04 ,  5C080KK07 ,  5C080KK43 ,  5C094AA21 ,  5C094AA53 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094DA13 ,  5C094DB01 ,  5C094FB19

引用特許：

出願人引用 (1件)

• 米国特許第6229506号明細書
  

審査官引用 (1件)

• 電流駆動型表示パネルの駆動方法、駆動回路及び表示装置
  公報種別：公開公報   出願番号：特願2001-291594   出願人：松下電器産業株式会社