特許

J-GLOBAL ID：200903060892465248

半導体ウエハ等の不良解析方法および装置

発明者： 宮崎 功 ,  鳴島 正親 ,  松岡 一彦 ,  宮本 佳幸 ,  橋本 泰造 ,  下社 貞夫 ,  中里 純 ,  石川 誠二 ,  久保内 講一 ,  佐藤 修
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 梶原 辰也
公報種別：公開公報
出願番号（国際出願番号）：特願平5-085562
公開番号（公開出願番号）：特開平6-275688
出願日： 1993年03月19日
公開日（公表日）： 1994年09月30日
要約：

【要約】 (修正有)【目的】 セル単位での不良解析を実現しマクロ解析からミクロ解析まで実現する。【構成】 異物検査装置3、外観欠陥検査装置4、プローブ検査装置5を各解析ステーション経由で外観不良解析装置13に接続するとともに、装置13に製品設計サポートシステム11およびデータ入力ターミナル12を接続することによって、装置13へ3と4の検査データ、チップ単位のFC検査データ、セル単位のFB検査データ、設計レイアウトと測定条件データ等を自動的に収集する。FC検査およびFB検査データを設計レイアウトと測定条件データを基にデータ配列変換と座標変換する。同一ウェハに関するデータを撰び出し、実体プローブFBデータと異物検査と外観欠陥検査データをセル単位で突き合わし、互いの因果関係を明確化する。突き合わせ位置補正演算もを実行される。

請求項（抜粋）：

電気的特性検査の結果であるフェイルビットの論理的位置データがチップ内の物理的座標データに変換され、このフェイルビットデータが異物検査データおよび外観欠陥検査データと突き合わされて論理演算されることにより、フェイルビットデータと異物検査データおよび外観欠陥検査データとの因果関係が究明されることを特徴とする半導体ウエハ等の不良解析方法。

IPC (3件)：

H01L 21/66 ,  G01B 11/30 ,  G01N 21/88

引用特許：

審査官引用 (3件)

• 特開昭63-174330
  
• 特開昭49-091658
  
• 特開昭58-207647