特許
J-GLOBAL ID：200903060904688434
複合半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-160387
公開番号（公開出願番号）：特開平9-017994
出願日： 1995年06月27日
公開日（公表日）： 1997年01月17日
要約：
【要約】【目的】オン電圧が低く、オフ時の遮断耐量の大きな絶縁ゲートでオン、オフできる半導体装置を提供することにある。【構成】MISFETの下にサイリスタ領域を設け、MISFETを取り囲むようにn+層を設けることにより、nベース層内のホールが直接カソード電極に抜け出ない構成とした。【効果】低いオン電圧と大電流遮断が達成できる。
請求項（抜粋）：
npnpからなるサイリスタをMISFETで制御する複合半導体装置において、カソード電極に接続される第1のMISFETのソース及びベース層を、電気的に浮動状態のサイリスタのnエミッタ層及び前記MISFETのドレイン層で取り囲み、少なくとも導通時にはカソード電極に流れ込むホール電流の経路を遮断、もしくは狭める手段を設けたことを特徴とする複合半導体装置。
IPC (2件)：
FI (4件)：
H01L 29/74 C
, H01L 29/74 D
, H01L 29/74 F
, H01L 29/74 N
