特許

J-GLOBAL ID：200903060909457554

制御装置

発明者： 藤井 康雄
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 川久保 新一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-357408
公開番号（公開出願番号）：特開平10-190906
出願日： 1996年12月25日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】 適正に低消費電力モードに移行することができ、誤動作等を有効に防止できる制御装置を提供することを目的とする。【解決手段】 システム制御部の指示によりシステム制御部用の第1の発振部を停止する第1の発振停止制御部と、メモリ・アクセス制御部用の第2の発振部とI/Oアクセス制御部用の第3の発振部を停止する第2の発振停止制御部と、前記メモリ・アクセス制御部と前記I/Oアクセス制御部とを初期化する初期化部とを有し、前記システム制御部からの低消費電力モードへの移行指示により、第4の発振部からのクロックに基づく第1の所定時間後に初期化部を起動するとともに、この前記第1の所定時間より遅れた第2の所定時間後に前記第2の発振停止制御部によって第2、第3の発振部を停止し、かつ、前記第1の所定時間前に第1の発振停止制御部により第1の発振部を停止するようにした。

請求項（抜粋）：

システムを制御するシステム制御部と、前記システム制御部の基準となるクロック信号を発生する第1の発振部と、前記システム制御部からの制御信号に基づいてシステムの動作に必要なデータを保持するメモリへのアクセス信号を発生させるメモリ・アクセス制御部と、前記システム制御部からの制御信号に基づいてシステムの動作に必要な入出力装置へのアクセス信号を発生させるI/Oアクセス制御部と、前記第1の発振部の周波数よりも高い周波数で発振して前記メモリ・アクセス制御部の基準となるクロック信号を発生する第2の発振部と、前記第1の発振部の周波数よりも高い周波数で発振して前記I/Oアクセス制御部の基準となるクロック信号を発生する第3の発振部とを備え、低消費電力モードを可能とした制御装置であって、前記システム制御部の指示により前記第1の発振部への停止信号を発生する第1の発振停止制御部と;前記第2の発振部と前記第3の発振部への停止信号を発生する第2の発振停止制御部と;前記メモリ・アクセス制御部と前記I/Oアクセス制御部への初期化信号を発生するための初期化部と;前記第1の発振部の周波数より低い周波数で発振する第4の発振部と;前記システム制御部からの低消費電力モードへの移行指示により、前記第4の発振部からのクロックを基準入力として第1の所定時間後に前記初期化部への初期化起動信号を発生する第1のタイマ部と;前記第4の発振部からのクロックを基準入力として前記第1の所定時間より遅れた第2の所定時間後に前記第2の発振停止制御部への発振制御停止起動信号を発生する第2のタイマ部と;を備え、前記システム制御部は、前記第1の所定時間前に前記第1の発振停止制御部により前記第1の発振部を停止することを特徴とする制御装置。

IPC (4件)：

H04N 1/00 ,  G06F 1/26 ,  G06F 1/04 301 ,  G06F 3/12

FI (5件)：

H04N 1/00 C ,  G06F 1/04 301 C ,  G06F 3/12 K ,  G06F 1/00 334 G ,  G06F 1/00 334 D