特許
J-GLOBAL ID:200903060920283576
半導体装置
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平9-012573
公開番号(公開出願番号):特開平9-191075
出願日: 1988年12月26日
公開日(公表日): 1997年07月22日
要約:
【要約】【課題】 半導体装置であるメモリ・モジュールの設計仕様の変更に柔軟に対応する。【解決手段】 半導体装置であるメモリ・モジュール1dのワード・ビット構成をジャンパチップによって変更可能とした。
請求項(抜粋):
少なくとも2以上のメモリを配線基板面上に搭載し、搭載されたメモリ同士を電気的に接続する配線を備え、外部装置との電気的な接続のために前記配線基板面上に配置された複数の外部端子を備える半導体装置であって、前記少なくとも2以上のメモリの各々の同一機能の制御端子と前記外部端子との接続状態を面実装形の導通手段によって変更することにより、前記少なくとも2以上のメモリの各々の制御端子を互いに電気的に接続して共通の外部端子として引き出す構造とするのか、前記少なくとも2以上のメモリの各々の制御端子を別々の外部端子として引き出す構造とするのかについての機能の変更が可能なように、前記配線基板面上に端子電極を設けたことを特徴とする半導体装置。
IPC (4件):
H01L 25/04
, H01L 25/18
, G11C 5/00 301
, H05K 1/11
FI (3件):
H01L 25/04 Z
, G11C 5/00 301 B
, H05K 1/11 A
前のページに戻る