特許

J-GLOBAL ID：200903060920714445

半導体装置の製造方法

発明者： 高橋 正志
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-295238
公開番号（公開出願番号）：特開平7-147266
出願日： 1993年11月25日
公開日（公表日）： 1995年06月06日
要約：

【要約】【目的】 フィールド酸化膜形成時に発生する欠陥を除去し、特性の優れた半導体装置を高歩留りで提供する。【構成】 シリコン基板11上に、シリコン酸化膜12及びシリコン窒化膜13を形成後、フィールド酸化膜14を形成する。シリコン窒化膜13及びシリコン酸化膜12をエッチングして除去する。更にシリコン基板11のアクティブ領域A10の表面を、アンモニア過水溶液を用いてエッチングする。次に、犠牲酸化膜15を形成した後、犠牲酸化膜15をエッチングすることにより、アクティブ領域A10が得られる。アクティブ領域A10にゲート酸化膜16を形成し、ゲート酸化膜16上にゲート電極17を形成する。更に、シリコン基板11にソース領域18及びドレイン領域19を形成した後、中間絶縁膜20を形成する。

請求項（抜粋）：

シリコン基板のアクティブ領域上に、第1のシリコン酸化膜及びその上にシリコン窒化膜を選択的に形成した後、前記シリコン窒化膜を酸化マスクにして選択酸化法によって前記シリコン基板のアクティブ領域外にフィールド酸化膜を形成するフィールド酸化膜形成工程と、エッチングにより前記第1のシリコン酸化膜及び前記シリコン窒化膜を選択的に除去する絶縁膜除去工程と、熱酸化法を用いてシリコン基板上に犠牲酸化膜を形成する犠牲酸化膜形成工程と、エッチングして前記犠牲酸化膜を除去する犠牲酸化膜除去工程と、前記アクティブ領域に半導体素子を形成する半導体素子形成工程とを、順に施して半導体装置を製造する半導体装置の製造方法において、前記絶縁膜除去工程の後に、前記アクティブ領域のシリコン基板表面をエッチングするエッチング工程を施し、その後、前記犠牲酸化膜形成工程へ進むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/306 ,  H01L 21/304 341 ,  H01L 21/76 ,  H01L 21/316

FI (3件)：

H01L 21/306 B ,  H01L 21/76 M ,  H01L 21/94 A