半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-124793
公開番号（公開出願番号）：特開平5-283630
出願日： 1992年05月18日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】電源配線に加わる過大電圧からICの内部回路に含まれるCMOS回路を保護するとともに、正常動作時の外部雑音に起因するサージ電圧によりCMOSがラッチアップするのを防止する保護装置を提供する。【構成】電源配線104と接地配線103との間にNチャネルMOSFETMnとPチャネルMOSFETMpとを並列に挿入する。NチャネルMOSFETMnのゲート電極は接地配線に、PチャネルMOSFETMpのゲート電極は電源配線10+にそれぞれ接続する。電源配線104に加わる正の過大電圧もしくはサージ電圧は双方のMOSFETのドレイン接合がブレークダウンを起こすことによって解放される。

請求項（抜粋）：

半導体チップの所定の層間絶縁膜を選択的に被覆して設けられ、第1電源電圧および第2電源電圧がそれぞれ供給される第1電源ボンディングパッドおよび第2電源ボンディングパッドと、前記第1電源ボンディングパッドにつながる第1電源配線および前記第2電源ボンディングパッドにつながる第1電源配線との間に挿入され、NチャネルMOSFETとPチャネルMOSFETとを含む内部回路と、前記第1電源配線と前記第2電源配線との間にゲート電極を前記第2電源配線に接続して挿入されたNチャネルMOSFETおよびゲート電極を前記第1電源配線に接続して挿入されたPチャネルMOSFETを含む保護回路とを有することを特徴とする半導体集積回路。

IPC (2件)：

H01L 27/092 , H01L 29/784

FI (2件)：

H01L 27/08 321 H , H01L 29/78 301 K

引用特許：

審査官引用 (4件)

特開昭63-088840
特開昭61-043468
特開平2-277265

全件表示

前のページに戻る