特許

J-GLOBAL ID：200903060934886800

半導体装置及び半導体装置の製造方法

発明者： 池田 龍彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-153794
公開番号（公開出願番号）：特開2002-353228
出願日： 2001年05月23日
公開日（公表日）： 2002年12月06日
要約：

【要約】【課題】 横型PNPトランジスタにおいて、エミッタ領域から埋め込み層へ流れる電流成分を低減し、当該トランジスタの増幅率を向上させる。【解決手段】 埋め込み層40の第1領域AR1内の部分41の厚さは第2領域AR2から遠ざかるほど薄くなっており、エミッタ領域70Eと埋め込み層40との距離は、コレクタ領域70Cと埋め込み層40との距離よりも長い。更に、埋め込み層40の部分41は部分42,43と比べてN型不純物の濃度が低い領域を有している。

請求項（抜粋）：

横型バイポーラトランジスタを含んだ半導体装置であって、半導体基板と、前記半導体基板上に形成された第1導電型の埋め込み層と、前記埋め込み層上に形成されており、前記埋め込み層に接してこの順で並ぶ第1乃至第3部分を含んだ前記第1導電型の半導体層と、前記半導体層の前記第1部分内に、前記埋め込み層に接することなく対向して形成された前記横型バイポーラトランジスタのエミッタ領域と、前記半導体層の前記第3部分内に、前記埋め込み層に接することなく対向して形成された前記横型バイポーラトランジスタのコレクタ領域とを備え、前記半導体層の前記第2及び第3部分と前記埋め込み層とは平坦な界面を形成しており、前記エミッタ領域と前記埋め込み層との距離は、前記コレクタ領域と前記埋め込み層との距離よりも長い、半導体装置。

IPC (5件)：

H01L 21/331 ,  H01L 21/265 604 ,  H01L 21/8228 ,  H01L 27/082 ,  H01L 29/732

FI (3件)：

H01L 21/265 604 X ,  H01L 29/72 P ,  H01L 27/08 101 C

Fターム (18件)：

5F003BB01 ,  5F003BB02 ,  5F003BC01 ,  5F003BC08 ,  5F003BG03 ,  5F003BJ03 ,  5F003BN01 ,  5F003BP10 ,  5F003BP25 ,  5F082AA14 ,  5F082BA11 ,  5F082BA14 ,  5F082BA27 ,  5F082BA47 ,  5F082BA48 ,  5F082BC04 ,  5F082EA07 ,  5F082GA02