特許
J-GLOBAL ID：200903060938143313
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-189755
公開番号（公開出願番号）：特開平5-036632
出願日： 1991年07月30日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】 多結晶シリコン領域上に均一なチタンシリサイド膜を形成し、例えば、コンタクト抵抗の低抵抗化及び耐熱化を図る。【構成】 シリコン基板11上にゲート酸化膜13を介して、多結晶シリコンで成るゲート14を形成し、ソース・ドレイン領域となるシリコン基板11上とゲート14上にAr+イオンを注入して、非晶質シリコン層17A,17B,14Aを形成する。次に、この非晶質シリコン層の上部を酸化してシリコン酸化膜を形成する。次いで、全面にチタン膜19を堆積させた後、シリコン酸化膜18A,18B,14Bを介して、チタン膜と非晶質シリコンとを反応させてチタンシリサイド膜を形成する。このように、非晶質シリコン層にシリコン酸化膜を形成するため、均一な薄い酸化膜ができ、このため、チタンシリサイド膜も均一に形成できる。
請求項（抜粋）：
表面に多結晶シリコン領域を有する、シリコン基板に対して不活性物質をイオン注入して所定深さまで非晶質シリコン層を形成し、次いで、酸化処理を施して上記非晶質シリコン層の深さより浅くシリコン酸化膜を形成した後、該シリコン酸化膜上にチタン膜を形成し、前記シリコン酸化膜を介して前記チタン膜とシリコンとを反応させてチタンシリサイドを形成することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/28 301
, H01L 21/28
