特許
J-GLOBAL ID：200903060947498353
フラッシュメモリ書き込み方式
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-130247
公開番号（公開出願番号）：特開平6-342399
出願日： 1993年06月01日
公開日（公表日）： 1994年12月13日
要約：
【要約】 (修正有)【目的】フラッシュメモリを複数個使用したメモリシステムに対する書き込み処理において、失敗したフラッシュメモリに対してだけ再書き込み処理を行うことにより、成功したフラッシュメモリへの過書き込みを防止すること。【構成】フラッシュメモリシステムに、書き込みが成功したか否かの診断結果を保持する情報保持回路112を設け、さらに、情報保持回路112に保持されている診断結果をもとに書き込みに成功したフラッシュメモリ105,106の書き込み動作を禁止する書き込み禁止回路113を設けた。【効果】書き込みに成功したフラッシュメモリに対する過書き込みを防止できるので、フラッシュメモリが消費する電力を低減することができる。
請求項（抜粋）：
フラッシュメモリを複数個使用して上記フラッシュメモリが備えるデータ幅より大きいデータ幅を構成したメモリシステムに対する書き込み方式において、上記メモリシステムを構成する各フラッシュメモリにデータを正確に書き込めたか否かを診断する診断手段と、上記診断手段により判別される書き込みに成功したフラッシュメモリに対して再書き込み処理を禁止する書き込み禁止手段を備え、書き込みに失敗したフラッシュメモリに対してだけ再書き込み処理を行うことを特徴とするフラッシュメモリ書き込み方式。
IPC (3件)：
G06F 12/06 520
, G06F 12/16 310
, G11C 16/06
