特許
J-GLOBAL ID:200903060956307366

チップ型半導体装置の実装構造

発明者:
出願人/特許権者:
代理人 (1件): 佐野 静夫
公報種別:公開公報
出願番号(国際出願番号):特願2000-028889
公開番号(公開出願番号):特開2001-217523
出願日: 2000年02月01日
公開日(公表日): 2001年08月10日
要約:
【要約】【課題】 熱ストレスによる実装時のワイヤ断線がなく、また経済性に優れ、さらには環境汚染を引き起こすことのないチップ型半導体装置の実装構造を提供する。【解決手段】 配線基板上のパターン電極にチップ型半導体装置の端子電極を実装するチップ型半導体装置の実装構造において、前記端子電極の少なくとも実装面側の表面粗度を0.1μm以下の範囲とし、前記パターン電極の少なくとも端子電極実装部分の表面粗度を0.1μm以下の範囲とした。
請求項(抜粋):
配線基板上のパターン電極にチップ型半導体装置の端子電極を実装するチップ型半導体装置の実装構造において、前記端子電極の少なくとも実装面側の表面粗度を0.1μm以下の範囲とし、前記パターン電極の少なくとも端子電極実装部分の表面粗度を0.1μm以下の範囲とすることを特徴とするチップ型半導体装置の実装構造。
IPC (3件):
H05K 1/18 ,  H05K 1/09 ,  H05K 3/34 501
FI (3件):
H05K 1/18 J ,  H05K 1/09 A ,  H05K 3/34 501 D
Fターム (28件):
4E351BB01 ,  4E351BB04 ,  4E351BB05 ,  4E351DD04 ,  4E351DD06 ,  4E351DD19 ,  4E351GG08 ,  4E351GG20 ,  5E319AA03 ,  5E319AA07 ,  5E319AB06 ,  5E319AC01 ,  5E319AC11 ,  5E319CC01 ,  5E319CC70 ,  5E319CD02 ,  5E319CD15 ,  5E319GG20 ,  5E336AA04 ,  5E336BB01 ,  5E336BC34 ,  5E336CC31 ,  5E336EE11 ,  5E336EE15 ,  5E336EE20 ,  5E336GG11 ,  5E336GG14 ,  5E336GG30

前のページに戻る