特許

J-GLOBAL ID：200903060977894954

半導体装置

発明者： 石井 成和
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松村 修
公報種別：公開公報
出願番号（国際出願番号）：特願2002-284314
公開番号（公開出願番号）：特開2004-119882
出願日： 2002年09月27日
公開日（公表日）： 2004年04月15日
要約：

【課題】追加工程を必要とせずに受動素子の実装工程と同時に放熱部材の接合を行なうことができ、かつ、半導体素子から生じる発熱を放熱部材から多層回路基板側へ放熱できる放熱経路を備えた低熱抵抗のパッケージ構造の半導体装置を得ること。【解決手段】本発明の第1実施形態の半導体素子1Aは、多層回路基板100の凹部130に、半導体素子Sがフリップチップ構造で実装され、凹部130の周辺の多層回路基板100の部品実装面110に受動素子300が実装されており、半導体素子Sの表面に接合材400で放熱部材200が接合されている半導体装置において、放熱部材200が多層回路基板100の凹部130の開口面積より広く、凹部130の外周部に配設された接地電極160にも接合されており、そして多層回路基板100の凹部130の深さがバンプBの高さを含む半導体素子Sの厚さとほぼ等しい構造のものである。【選択図】 図1

請求項（抜粋）：

凹部が形成されている多層回路基板の前記凹部に、表面に接合電極が形成されている半導体素子がフリップチップ構造で実装され、前記半導体素子の裏面に前記放熱部材が接合されて構成されている半導体装置において、 前記放熱部材の面積が前記多層回路基板の前記凹部の開口面積より広く、前記凹部の外周部に配設された接地電極にも接合されており、そして前記多層回路基板の前記凹部の深さが前記接合電極の高さを含む半導体素子の厚さとほぼ等しい深さで形成されていることを特徴とする半導体装置。

IPC (3件)：

H01L25/00 ,  H05K7/20 ,  H05K9/00

FI (4件)：

H01L25/00 B ,  H05K7/20 B ,  H05K9/00 Q ,  H05K9/00 U

Fターム (6件)：

5E321AA03 ,  5E321CC16 ,  5E321GG05 ,  5E321GH03 ,  5E322AA01 ,  5E322AB06