特許
J-GLOBAL ID：200903060979951491
Zバッファ制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-197338
公開番号（公開出願番号）：特開平6-044385
出願日： 1992年07月24日
公開日（公表日）： 1994年02月18日
要約：
【要約】【目的】本発明は3次元グラフィクス分野におけるZバッファ処理の高速化に関し、水平線の描画時にはZ値の演算を複数の画素に対して同時処理することにより、高速描画を実現することを目的とする。【構成】3次元画像表示装置において、水平方向の複数の画素を同時書込みでき、その内の個別に指定した画素を書込み許可できるように構成したフレームメモリ4と、それに対応した複数の値を同時読み書きでき、その内の個別に指定した画素を書込み許可できるように構成したZバッファメモリ3と、描画が水平線であるか任意の角度をもつ直線であるかを区別する描画モード指定フラグ27と、複数のZ値演算回路30とを備え、描画モード指定フラグ27が水平線を描くことを指定する場合にZバッファメモリ3 の複数のビットを同時処理するように構成する。
請求項（抜粋）：
3次元画像表示装置において、水平方向の複数の画素を同時書込みでき、その内の個別に指定した画素を書込み許可できるように構成したフレームメモリ(4)と、そのフレームメモリ(4)の複数の画素に対応した、複数の値を同時読み書きでき、その内の個別に指定した画素を書込み許可できるように構成したZバッファメモリ(3)と、描画が水平線であるか任意の角度をもつ直線であるかを区別する描画モード指定フラグ(27)と、複数のZ値演算回路(30)とを備え、描画モード指定フラグ(27)が水平線を描くことを指定する場合にZバッファメモリ(3)の複数のビットを同時処理するように構成したことを特徴とするZバッファ制御回路。
IPC (2件)：
G06F 15/72 420
, G06F 3/153 320
