特許

J-GLOBAL ID：200903060986342042

半導体素子の製造方法

発明者： 金子 忠男 ,  伊藤 和弘 ,  松田 広志 ,  永野 祐二
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-053290
公開番号（公開出願番号）：特開平5-259497
出願日： 1992年03月12日
公開日（公表日）： 1993年10月08日
要約：

【要約】【構成】InP n+基板1上に有機金属熱分解法によってn- バッファー層2,n- 受光層3,n- 層4,n- コンタクト層5を、順次、成長させる。次に、SiO2 膜6を堆積後、ホトレジストマスク7を形成する。次にSiO2 膜6をエッチングし、メサ構造エッチング用マスクとする。SiO2 膜をマスクとして多層構造膜のメサエッチ8を行なう。ホトレジストマスク7とSiO2 膜6を除去後、SiN膜9を堆積する。【効果】550°Cで一時間N2 中でアニールした後に炉中で一時間冷却することにより、従来逆方向電流が700nAあったものを1nAに低減することが出来る。

請求項（抜粋）：

pn接合をもつメサ型半導体素子において、メサ構造を形成後、直ちに、パッシベーション膜を堆積した後にメサ構造上部の前記パッシベーション膜に不純物拡散用孔を開口し不純物拡散を行ない、次に400°Cから650°Cでアニールし、前記パッシベーション膜を素子作製後まで除去しないことにより逆方向電流を低減させることを特徴とする半導体素子の製造方法。