特許

J-GLOBAL ID：200903061016725379

薄膜半導体装置およびその作製方法

発明者： 須沢 秀臣 ,  竹村 保彦
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平5-343945
公開番号（公開出願番号）：特開平6-314785
出願日： 1993年12月17日
公開日（公表日）： 1994年11月08日
要約：

【要約】【目的】 薄膜トランジスタにおいて、ゲイト電極・配線と薄膜半導体領域(活性層)との間の信頼性を向上させ、特性の改善を図る。【構成】 薄膜半導体領域の端部、特にゲイト電極が横断する部分に不純物領域(ソース、ドレイン)とは逆の導電型を示す不純物を混入させることにより、ソース、ドレイン間のリーク電流を減少させる。

請求項（抜粋）：

絶縁表面を有する基板上に形成された島状の薄膜半導体領域と、前記半導体領域を横断するゲイト電極とを有する薄膜半導体装置において、前記半導体領域の外側周辺部のうち、前記ゲイト電極の下の部分の導電型は、前記半導体領域のソース、ドレイン領域の導電形と逆の導電形であることを特徴とする薄膜半導体装置。

IPC (3件)：

H01L 29/784 ,  H01L 21/265 ,  H01L 21/324

FI (4件)：

H01L 29/78 311 R ,  H01L 21/265 W ,  H01L 21/265 S ,  H01L 29/78 311 S

引用特許：

審査官引用 (4件)

• 特開昭63-012160
  
• 特開昭60-113971
  
• 特開昭56-088317
  
• 特開昭61-099347