半導体加速度センサの製造方法

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平4-077830
公開番号（公開出願番号）：特開平5-281252
出願日： 1992年03月31日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】梁とピエゾ抵抗の相対位置のズレの生じない加速度センサの製造方法を提供する。【構成】基板11表面の2箇所にN+型の埋込層18を形成し、更に基板11上にN型エピタキシャル層12を形成する。次にP型不純物をN型エピタキシャル層12表面からシリコン基板11の表面に至るまでデポジション(堆積)して、N型エピタキシャル層12の一部にP型拡散層13を形成すると共に、N型エピタキシャル層12上に酸化膜14が形成される。次に2箇所のN+埋込層18の間のN型エピタキシャル層12の表面にボロンのイオン注入によってP型ピエゾ抵抗15を形成する。次に基板11の裏面に耐エッチ膜16を全面に形成してから、選択的に除去することによってパターニングを行う。次に抵抗15上の酸化膜14を選択的に除去してコンタクトホールを形成して、このホールに配線電極17を形成する。次に基板11及び拡散層13をエッチング除去する。次に耐エッチ膜16を除去して、台座と接合する。

請求項（抜粋）：

梁と、この梁に支持される重り部を有する半導体加速度センサの製造方法において、第1導電型の半導体基板表面で、前記梁の両端に第2導電型の埋込層を2箇所に形成する工程と、前記半導体基板上に第2導電型のエピタキシャル層を積層する工程と、前記梁及び重り部となる領域を取り囲むように、エピタキシャル層に第1導電型の拡散層を形成する工程と、前記2つの埋込層に挟まれる領域上で前記エピタキシャル層の表面に第1導電型の不純物を注入拡散して拡散抵抗を形成する工程と、前記半導体基板の裏面に選択的に絶縁膜を形成する工程と、この絶縁膜をパターンとして、裏面から前記半導体基板及び前記拡散層をエッチング除去することによって前記梁及び重り部を形成する工程と、からなる半導体加速度センサの製造方法。

IPC (2件)：

G01P 15/12 , H01L 29/84

引用特許：

審査官引用 (4件)

特開平2-293669
特開平2-137273
特開昭62-234773

全件表示

前のページに戻る