特許
J-GLOBAL ID：200903061024167156
プログラマブル論理回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-214567
公開番号（公開出願番号）：特開平7-066717
出願日： 1993年08月30日
公開日（公表日）： 1995年03月10日
要約：
【要約】 (修正有)【目的】 プログラマブル論理回路を構成する論理セルの利用効率を、実現する論理回路の構成に拘らず向上を図る。【構成】 複数の論理セルを有するプログラマブル論理回路において、少なくとも特定の論理セルは、各々2以上の入力と1以上の出力を有すると共に、それ自体では所定の組み合せ論理機能のみを持つ少なくとも2つのサブブロック11,12と、各サブブロック11,12の入力と出力との間のパスを独立に接続可能なスイッチ回路C7を備え、前記スイッチ回路のオン/オフ状態をプログラムすることにより任意の組み合せ論理機能及び順序論理機能を実現する。
請求項（抜粋）：
複数の論理セルを有するプログラマブル論理回路において、少なくとも特定の論理セル(1,31)は、各々2以上の入力と1以上の出力を有すると共に、それ自体では所定の組み合せ論理機能のみを持つ少なくとも2つのサブブロック(11,12)と、各サブブロック(11,12)の入力と出力との間のパスを独立に接続可能なスイッチ回路(C7)を備え、該スイッチ回路のオン/オフ状態をプログラムすることにより任意の組み合せ論理機能及び順序論理機能を実現するプログラマブル論理回路。
IPC (4件)：
H03K 19/177
, G06F 7/00
, H01L 21/82
, H03K 19/173 101
G06F 7/00 E
, H01L 21/82 A
